STM32F4xx_HAL_Driver  1.8.3
Functions
APB2
STM32F4xx_LL_Driver » BUS » BUS Exported Functions
+ Collaboration diagram for APB2:

Functions

__STATIC_INLINE void LL_APB2_GRP1_EnableClock (uint32_t Periphs)
 Enable APB2 peripherals clock. @rmtoll APB2ENR TIM1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM8EN LL_APB2_GRP1_EnableClock
APB2ENR USART1EN LL_APB2_GRP1_EnableClock
APB2ENR USART6EN LL_APB2_GRP1_EnableClock
APB2ENR UART9EN LL_APB2_GRP1_EnableClock
APB2ENR UART10EN LL_APB2_GRP1_EnableClock
APB2ENR ADC1EN LL_APB2_GRP1_EnableClock
APB2ENR ADC2EN LL_APB2_GRP1_EnableClock
APB2ENR ADC3EN LL_APB2_GRP1_EnableClock
APB2ENR SDIOEN LL_APB2_GRP1_EnableClock
APB2ENR SPI1EN LL_APB2_GRP1_EnableClock
APB2ENR SPI4EN LL_APB2_GRP1_EnableClock
APB2ENR SYSCFGEN LL_APB2_GRP1_EnableClock
APB2ENR EXTITEN LL_APB2_GRP1_EnableClock
APB2ENR TIM9EN LL_APB2_GRP1_EnableClock
APB2ENR TIM10EN LL_APB2_GRP1_EnableClock
APB2ENR TIM11EN LL_APB2_GRP1_EnableClock
APB2ENR SPI5EN LL_APB2_GRP1_EnableClock
APB2ENR SPI6EN LL_APB2_GRP1_EnableClock
APB2ENR SAI1EN LL_APB2_GRP1_EnableClock
APB2ENR SAI2EN LL_APB2_GRP1_EnableClock
APB2ENR LTDCEN LL_APB2_GRP1_EnableClock
APB2ENR DSIEN LL_APB2_GRP1_EnableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_EnableClock
APB2ENR DFSDM2EN LL_APB2_GRP1_EnableClock. More...
 
__STATIC_INLINE uint32_t LL_APB2_GRP1_IsEnabledClock (uint32_t Periphs)
 Check if APB2 peripheral clock is enabled or not @rmtoll APB2ENR TIM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM8EN LL_APB2_GRP1_IsEnabledClock
APB2ENR USART1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR USART6EN LL_APB2_GRP1_IsEnabledClock
APB2ENR UART9EN LL_APB2_GRP1_IsEnabledClock
APB2ENR UART10EN LL_APB2_GRP1_IsEnabledClock
APB2ENR ADC1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR ADC2EN LL_APB2_GRP1_IsEnabledClock
APB2ENR ADC3EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SDIOEN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI4EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SYSCFGEN LL_APB2_GRP1_IsEnabledClock
APB2ENR EXTITEN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM9EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM10EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM11EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI5EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI6EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI2EN LL_APB2_GRP1_IsEnabledClock
APB2ENR LTDCEN LL_APB2_GRP1_IsEnabledClock
APB2ENR DSIEN LL_APB2_GRP1_IsEnabledClock
APB2ENR DFSDM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR DFSDM2EN LL_APB2_GRP1_IsEnabledClock. More...
 
__STATIC_INLINE void LL_APB2_GRP1_DisableClock (uint32_t Periphs)
 Disable APB2 peripherals clock. @rmtoll APB2ENR TIM1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM8EN LL_APB2_GRP1_DisableClock
APB2ENR USART1EN LL_APB2_GRP1_DisableClock
APB2ENR USART6EN LL_APB2_GRP1_DisableClock
APB2ENR UART9EN LL_APB2_GRP1_DisableClock
APB2ENR UART10EN LL_APB2_GRP1_DisableClock
APB2ENR ADC1EN LL_APB2_GRP1_DisableClock
APB2ENR ADC2EN LL_APB2_GRP1_DisableClock
APB2ENR ADC3EN LL_APB2_GRP1_DisableClock
APB2ENR SDIOEN LL_APB2_GRP1_DisableClock
APB2ENR SPI1EN LL_APB2_GRP1_DisableClock
APB2ENR SPI4EN LL_APB2_GRP1_DisableClock
APB2ENR SYSCFGEN LL_APB2_GRP1_DisableClock
APB2ENR EXTITEN LL_APB2_GRP1_DisableClock
APB2ENR TIM9EN LL_APB2_GRP1_DisableClock
APB2ENR TIM10EN LL_APB2_GRP1_DisableClock
APB2ENR TIM11EN LL_APB2_GRP1_DisableClock
APB2ENR SPI5EN LL_APB2_GRP1_DisableClock
APB2ENR SPI6EN LL_APB2_GRP1_DisableClock
APB2ENR SAI1EN LL_APB2_GRP1_DisableClock
APB2ENR SAI2EN LL_APB2_GRP1_DisableClock
APB2ENR LTDCEN LL_APB2_GRP1_DisableClock
APB2ENR DSIEN LL_APB2_GRP1_DisableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_DisableClock
APB2ENR DFSDM2EN LL_APB2_GRP1_DisableClock. More...
 
__STATIC_INLINE void LL_APB2_GRP1_ForceReset (uint32_t Periphs)
 Force APB2 peripherals reset. @rmtoll APB2RSTR TIM1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM8RST LL_APB2_GRP1_ForceReset
APB2RSTR USART1RST LL_APB2_GRP1_ForceReset
APB2RSTR USART6RST LL_APB2_GRP1_ForceReset
APB2RSTR UART9RST LL_APB2_GRP1_ForceReset
APB2RSTR UART10RST LL_APB2_GRP1_ForceReset
APB2RSTR ADCRST LL_APB2_GRP1_ForceReset
APB2RSTR SDIORST LL_APB2_GRP1_ForceReset
APB2RSTR SPI1RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI4RST LL_APB2_GRP1_ForceReset
APB2RSTR SYSCFGRST LL_APB2_GRP1_ForceReset
APB2RSTR TIM9RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM10RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM11RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI5RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI6RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI1RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI2RST LL_APB2_GRP1_ForceReset
APB2RSTR LTDCRST LL_APB2_GRP1_ForceReset
APB2RSTR DSIRST LL_APB2_GRP1_ForceReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ForceReset
APB2RSTR DFSDM2RST LL_APB2_GRP1_ForceReset. More...
 
__STATIC_INLINE void LL_APB2_GRP1_ReleaseReset (uint32_t Periphs)
 Release APB2 peripherals reset. @rmtoll APB2RSTR TIM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM8RST LL_APB2_GRP1_ReleaseReset
APB2RSTR USART1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR USART6RST LL_APB2_GRP1_ReleaseReset
APB2RSTR UART9RST LL_APB2_GRP1_ReleaseReset
APB2RSTR UART10RST LL_APB2_GRP1_ReleaseReset
APB2RSTR ADCRST LL_APB2_GRP1_ReleaseReset
APB2RSTR SDIORST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI4RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SYSCFGRST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM9RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM10RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM11RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI5RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI6RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI2RST LL_APB2_GRP1_ReleaseReset
APB2RSTR LTDCRST LL_APB2_GRP1_ReleaseReset
APB2RSTR DSIRST LL_APB2_GRP1_ReleaseReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR DFSDM2RST LL_APB2_GRP1_ReleaseReset. More...
 
__STATIC_INLINE void LL_APB2_GRP1_EnableClockLowPower (uint32_t Periphs)
 Enable APB2 peripheral clocks in low-power mode @rmtoll APB2LPENR TIM1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM8LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR USART1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR USART6LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR UART9LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR UART10LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR ADC1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR ADC2LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR ADC3LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SDIOLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI4LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SYSCFGLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR EXTITLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM9LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM10LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM11LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI5LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI6LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SAI1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SAI2LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR LTDCLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DFSDM1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DFSDM2LPEN LL_APB2_GRP1_EnableClockLowPower. More...
 
__STATIC_INLINE void LL_APB2_GRP1_DisableClockLowPower (uint32_t Periphs)
 Disable APB2 peripheral clocks in low-power mode @rmtoll APB2LPENR TIM1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM8LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR USART1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR USART6LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR UART9LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR UART10LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR ADC1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR ADC2LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR ADC3LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SDIOLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI4LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SYSCFGLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR EXTITLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM9LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM10LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM11LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI5LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI6LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SAI1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SAI2LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR LTDCLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DFSDM1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DFSDM2LPEN LL_APB2_GRP1_DisableClockLowPower. More...
 

Detailed Description

Function Documentation

◆ LL_APB2_GRP1_DisableClock()

__STATIC_INLINE void LL_APB2_GRP1_DisableClock ( uint32_t  Periphs)

Disable APB2 peripherals clock. @rmtoll APB2ENR TIM1EN LL_APB2_GRP1_DisableClock
APB2ENR TIM8EN LL_APB2_GRP1_DisableClock
APB2ENR USART1EN LL_APB2_GRP1_DisableClock
APB2ENR USART6EN LL_APB2_GRP1_DisableClock
APB2ENR UART9EN LL_APB2_GRP1_DisableClock
APB2ENR UART10EN LL_APB2_GRP1_DisableClock
APB2ENR ADC1EN LL_APB2_GRP1_DisableClock
APB2ENR ADC2EN LL_APB2_GRP1_DisableClock
APB2ENR ADC3EN LL_APB2_GRP1_DisableClock
APB2ENR SDIOEN LL_APB2_GRP1_DisableClock
APB2ENR SPI1EN LL_APB2_GRP1_DisableClock
APB2ENR SPI4EN LL_APB2_GRP1_DisableClock
APB2ENR SYSCFGEN LL_APB2_GRP1_DisableClock
APB2ENR EXTITEN LL_APB2_GRP1_DisableClock
APB2ENR TIM9EN LL_APB2_GRP1_DisableClock
APB2ENR TIM10EN LL_APB2_GRP1_DisableClock
APB2ENR TIM11EN LL_APB2_GRP1_DisableClock
APB2ENR SPI5EN LL_APB2_GRP1_DisableClock
APB2ENR SPI6EN LL_APB2_GRP1_DisableClock
APB2ENR SAI1EN LL_APB2_GRP1_DisableClock
APB2ENR SAI2EN LL_APB2_GRP1_DisableClock
APB2ENR LTDCEN LL_APB2_GRP1_DisableClock
APB2ENR DSIEN LL_APB2_GRP1_DisableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_DisableClock
APB2ENR DFSDM2EN LL_APB2_GRP1_DisableClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC1
  • LL_APB2_GRP1_PERIPH_ADC2 (*)
  • LL_APB2_GRP1_PERIPH_ADC3 (*)
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_EXTI (*)
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1832 of file stm32f4xx_ll_bus.h.

◆ LL_APB2_GRP1_DisableClockLowPower()

__STATIC_INLINE void LL_APB2_GRP1_DisableClockLowPower ( uint32_t  Periphs)

Disable APB2 peripheral clocks in low-power mode @rmtoll APB2LPENR TIM1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM8LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR USART1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR USART6LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR UART9LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR UART10LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR ADC1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR ADC2LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR ADC3LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SDIOLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI4LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SYSCFGLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR EXTITLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM9LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM10LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR TIM11LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI5LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SPI6LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SAI1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR SAI2LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR LTDCLPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DFSDM1LPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_DisableClockLowPower
APB2LPENR DFSDM2LPEN LL_APB2_GRP1_DisableClockLowPower.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC1
  • LL_APB2_GRP1_PERIPH_ADC2 (*)
  • LL_APB2_GRP1_PERIPH_ADC3 (*)
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_EXTI (*)
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 2077 of file stm32f4xx_ll_bus.h.

◆ LL_APB2_GRP1_EnableClock()

__STATIC_INLINE void LL_APB2_GRP1_EnableClock ( uint32_t  Periphs)

Enable APB2 peripherals clock. @rmtoll APB2ENR TIM1EN LL_APB2_GRP1_EnableClock
APB2ENR TIM8EN LL_APB2_GRP1_EnableClock
APB2ENR USART1EN LL_APB2_GRP1_EnableClock
APB2ENR USART6EN LL_APB2_GRP1_EnableClock
APB2ENR UART9EN LL_APB2_GRP1_EnableClock
APB2ENR UART10EN LL_APB2_GRP1_EnableClock
APB2ENR ADC1EN LL_APB2_GRP1_EnableClock
APB2ENR ADC2EN LL_APB2_GRP1_EnableClock
APB2ENR ADC3EN LL_APB2_GRP1_EnableClock
APB2ENR SDIOEN LL_APB2_GRP1_EnableClock
APB2ENR SPI1EN LL_APB2_GRP1_EnableClock
APB2ENR SPI4EN LL_APB2_GRP1_EnableClock
APB2ENR SYSCFGEN LL_APB2_GRP1_EnableClock
APB2ENR EXTITEN LL_APB2_GRP1_EnableClock
APB2ENR TIM9EN LL_APB2_GRP1_EnableClock
APB2ENR TIM10EN LL_APB2_GRP1_EnableClock
APB2ENR TIM11EN LL_APB2_GRP1_EnableClock
APB2ENR SPI5EN LL_APB2_GRP1_EnableClock
APB2ENR SPI6EN LL_APB2_GRP1_EnableClock
APB2ENR SAI1EN LL_APB2_GRP1_EnableClock
APB2ENR SAI2EN LL_APB2_GRP1_EnableClock
APB2ENR LTDCEN LL_APB2_GRP1_EnableClock
APB2ENR DSIEN LL_APB2_GRP1_EnableClock
APB2ENR DFSDM1EN LL_APB2_GRP1_EnableClock
APB2ENR DFSDM2EN LL_APB2_GRP1_EnableClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC1
  • LL_APB2_GRP1_PERIPH_ADC2 (*)
  • LL_APB2_GRP1_PERIPH_ADC3 (*)
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_EXTI (*)
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
    (*) value not defined in all devices.
Return values
None

Definition at line 1704 of file stm32f4xx_ll_bus.h.

◆ LL_APB2_GRP1_EnableClockLowPower()

__STATIC_INLINE void LL_APB2_GRP1_EnableClockLowPower ( uint32_t  Periphs)

Enable APB2 peripheral clocks in low-power mode @rmtoll APB2LPENR TIM1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM8LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR USART1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR USART6LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR UART9LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR UART10LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR ADC1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR ADC2LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR ADC3LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SDIOLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI4LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SYSCFGLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR EXTITLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM9LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM10LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR TIM11LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI5LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SPI6LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SAI1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR SAI2LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR LTDCLPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DFSDM1LPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DSILPEN LL_APB2_GRP1_EnableClockLowPower
APB2LPENR DFSDM2LPEN LL_APB2_GRP1_EnableClockLowPower.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC1
  • LL_APB2_GRP1_PERIPH_ADC2 (*)
  • LL_APB2_GRP1_PERIPH_ADC3 (*)
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_EXTI (*)
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 2010 of file stm32f4xx_ll_bus.h.

◆ LL_APB2_GRP1_ForceReset()

__STATIC_INLINE void LL_APB2_GRP1_ForceReset ( uint32_t  Periphs)

Force APB2 peripherals reset. @rmtoll APB2RSTR TIM1RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM8RST LL_APB2_GRP1_ForceReset
APB2RSTR USART1RST LL_APB2_GRP1_ForceReset
APB2RSTR USART6RST LL_APB2_GRP1_ForceReset
APB2RSTR UART9RST LL_APB2_GRP1_ForceReset
APB2RSTR UART10RST LL_APB2_GRP1_ForceReset
APB2RSTR ADCRST LL_APB2_GRP1_ForceReset
APB2RSTR SDIORST LL_APB2_GRP1_ForceReset
APB2RSTR SPI1RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI4RST LL_APB2_GRP1_ForceReset
APB2RSTR SYSCFGRST LL_APB2_GRP1_ForceReset
APB2RSTR TIM9RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM10RST LL_APB2_GRP1_ForceReset
APB2RSTR TIM11RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI5RST LL_APB2_GRP1_ForceReset
APB2RSTR SPI6RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI1RST LL_APB2_GRP1_ForceReset
APB2RSTR SAI2RST LL_APB2_GRP1_ForceReset
APB2RSTR LTDCRST LL_APB2_GRP1_ForceReset
APB2RSTR DSIRST LL_APB2_GRP1_ForceReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ForceReset
APB2RSTR DFSDM2RST LL_APB2_GRP1_ForceReset.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_ALL
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1889 of file stm32f4xx_ll_bus.h.

◆ LL_APB2_GRP1_IsEnabledClock()

__STATIC_INLINE uint32_t LL_APB2_GRP1_IsEnabledClock ( uint32_t  Periphs)

Check if APB2 peripheral clock is enabled or not @rmtoll APB2ENR TIM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM8EN LL_APB2_GRP1_IsEnabledClock
APB2ENR USART1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR USART6EN LL_APB2_GRP1_IsEnabledClock
APB2ENR UART9EN LL_APB2_GRP1_IsEnabledClock
APB2ENR UART10EN LL_APB2_GRP1_IsEnabledClock
APB2ENR ADC1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR ADC2EN LL_APB2_GRP1_IsEnabledClock
APB2ENR ADC3EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SDIOEN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI4EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SYSCFGEN LL_APB2_GRP1_IsEnabledClock
APB2ENR EXTITEN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM9EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM10EN LL_APB2_GRP1_IsEnabledClock
APB2ENR TIM11EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI5EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SPI6EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR SAI2EN LL_APB2_GRP1_IsEnabledClock
APB2ENR LTDCEN LL_APB2_GRP1_IsEnabledClock
APB2ENR DSIEN LL_APB2_GRP1_IsEnabledClock
APB2ENR DFSDM1EN LL_APB2_GRP1_IsEnabledClock
APB2ENR DFSDM2EN LL_APB2_GRP1_IsEnabledClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC1
  • LL_APB2_GRP1_PERIPH_ADC2 (*)
  • LL_APB2_GRP1_PERIPH_ADC3 (*)
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_EXTI (*)
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
(*) value not defined in all devices.
Return values
Stateof Periphs (1 or 0).

Definition at line 1770 of file stm32f4xx_ll_bus.h.

◆ LL_APB2_GRP1_ReleaseReset()

__STATIC_INLINE void LL_APB2_GRP1_ReleaseReset ( uint32_t  Periphs)

Release APB2 peripherals reset. @rmtoll APB2RSTR TIM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM8RST LL_APB2_GRP1_ReleaseReset
APB2RSTR USART1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR USART6RST LL_APB2_GRP1_ReleaseReset
APB2RSTR UART9RST LL_APB2_GRP1_ReleaseReset
APB2RSTR UART10RST LL_APB2_GRP1_ReleaseReset
APB2RSTR ADCRST LL_APB2_GRP1_ReleaseReset
APB2RSTR SDIORST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI4RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SYSCFGRST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM9RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM10RST LL_APB2_GRP1_ReleaseReset
APB2RSTR TIM11RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI5RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SPI6RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR SAI2RST LL_APB2_GRP1_ReleaseReset
APB2RSTR LTDCRST LL_APB2_GRP1_ReleaseReset
APB2RSTR DSIRST LL_APB2_GRP1_ReleaseReset
APB2RSTR DFSDM1RST LL_APB2_GRP1_ReleaseReset
APB2RSTR DFSDM2RST LL_APB2_GRP1_ReleaseReset.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB2_GRP1_PERIPH_ALL
  • LL_APB2_GRP1_PERIPH_TIM1
  • LL_APB2_GRP1_PERIPH_TIM8 (*)
  • LL_APB2_GRP1_PERIPH_USART1
  • LL_APB2_GRP1_PERIPH_USART6 (*)
  • LL_APB2_GRP1_PERIPH_UART9 (*)
  • LL_APB2_GRP1_PERIPH_UART10 (*)
  • LL_APB2_GRP1_PERIPH_ADC
  • LL_APB2_GRP1_PERIPH_SDIO (*)
  • LL_APB2_GRP1_PERIPH_SPI1
  • LL_APB2_GRP1_PERIPH_SPI4 (*)
  • LL_APB2_GRP1_PERIPH_SYSCFG
  • LL_APB2_GRP1_PERIPH_EXTI (*)
  • LL_APB2_GRP1_PERIPH_TIM9
  • LL_APB2_GRP1_PERIPH_TIM10 (*)
  • LL_APB2_GRP1_PERIPH_TIM11
  • LL_APB2_GRP1_PERIPH_SPI5 (*)
  • LL_APB2_GRP1_PERIPH_SPI6 (*)
  • LL_APB2_GRP1_PERIPH_SAI1 (*)
  • LL_APB2_GRP1_PERIPH_SAI2 (*)
  • LL_APB2_GRP1_PERIPH_LTDC (*)
  • LL_APB2_GRP1_PERIPH_DSI (*)
  • LL_APB2_GRP1_PERIPH_DFSDM1 (*)
  • LL_APB2_GRP1_PERIPH_DFSDM2 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1947 of file stm32f4xx_ll_bus.h.