STM32F4xx_HAL_Driver  1.8.3
Functions
APB1
STM32F4xx_LL_Driver » BUS » BUS Exported Functions
+ Collaboration diagram for APB1:

Functions

__STATIC_INLINE void LL_APB1_GRP1_EnableClock (uint32_t Periphs)
 Enable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_EnableClock
APB1ENR TIM3EN LL_APB1_GRP1_EnableClock
APB1ENR TIM4EN LL_APB1_GRP1_EnableClock
APB1ENR TIM5EN LL_APB1_GRP1_EnableClock
APB1ENR TIM6EN LL_APB1_GRP1_EnableClock
APB1ENR TIM7EN LL_APB1_GRP1_EnableClock
APB1ENR TIM12EN LL_APB1_GRP1_EnableClock
APB1ENR TIM13EN LL_APB1_GRP1_EnableClock
APB1ENR TIM14EN LL_APB1_GRP1_EnableClock
APB1ENR LPTIM1EN LL_APB1_GRP1_EnableClock
APB1ENR WWDGEN LL_APB1_GRP1_EnableClock
APB1ENR SPI2EN LL_APB1_GRP1_EnableClock
APB1ENR SPI3EN LL_APB1_GRP1_EnableClock
APB1ENR SPDIFRXEN LL_APB1_GRP1_EnableClock
APB1ENR USART2EN LL_APB1_GRP1_EnableClock
APB1ENR USART3EN LL_APB1_GRP1_EnableClock
APB1ENR UART4EN LL_APB1_GRP1_EnableClock
APB1ENR UART5EN LL_APB1_GRP1_EnableClock
APB1ENR I2C1EN LL_APB1_GRP1_EnableClock
APB1ENR I2C2EN LL_APB1_GRP1_EnableClock
APB1ENR I2C3EN LL_APB1_GRP1_EnableClock
APB1ENR FMPI2C1EN LL_APB1_GRP1_EnableClock
APB1ENR CAN1EN LL_APB1_GRP1_EnableClock
APB1ENR CAN2EN LL_APB1_GRP1_EnableClock
APB1ENR CAN3EN LL_APB1_GRP1_EnableClock
APB1ENR CECEN LL_APB1_GRP1_EnableClock
APB1ENR PWREN LL_APB1_GRP1_EnableClock
APB1ENR DACEN LL_APB1_GRP1_EnableClock
APB1ENR UART7EN LL_APB1_GRP1_EnableClock
APB1ENR UART8EN LL_APB1_GRP1_EnableClock
APB1ENR RTCAPBEN LL_APB1_GRP1_EnableClock. More...
 
__STATIC_INLINE uint32_t LL_APB1_GRP1_IsEnabledClock (uint32_t Periphs)
 Check if APB1 peripheral clock is enabled or not @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM4EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM5EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM6EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM7EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM12EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM13EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM14EN LL_APB1_GRP1_IsEnabledClock
APB1ENR LPTIM1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR WWDGEN LL_APB1_GRP1_IsEnabledClock
APB1ENR SPI2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR SPI3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR SPDIFRXEN LL_APB1_GRP1_IsEnabledClock
APB1ENR USART2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR USART3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART4EN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART5EN LL_APB1_GRP1_IsEnabledClock
APB1ENR I2C1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR I2C2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR I2C3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR FMPI2C1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CAN1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CAN2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CAN3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CECEN LL_APB1_GRP1_IsEnabledClock
APB1ENR PWREN LL_APB1_GRP1_IsEnabledClock
APB1ENR DACEN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART7EN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART8EN LL_APB1_GRP1_IsEnabledClock
APB1ENR RTCAPBEN LL_APB1_GRP1_IsEnabledClock. More...
 
__STATIC_INLINE void LL_APB1_GRP1_DisableClock (uint32_t Periphs)
 Disable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_DisableClock
APB1ENR TIM3EN LL_APB1_GRP1_DisableClock
APB1ENR TIM4EN LL_APB1_GRP1_DisableClock
APB1ENR TIM5EN LL_APB1_GRP1_DisableClock
APB1ENR TIM6EN LL_APB1_GRP1_DisableClock
APB1ENR TIM7EN LL_APB1_GRP1_DisableClock
APB1ENR TIM12EN LL_APB1_GRP1_DisableClock
APB1ENR TIM13EN LL_APB1_GRP1_DisableClock
APB1ENR TIM14EN LL_APB1_GRP1_DisableClock
APB1ENR LPTIM1EN LL_APB1_GRP1_DisableClock
APB1ENR WWDGEN LL_APB1_GRP1_DisableClock
APB1ENR SPI2EN LL_APB1_GRP1_DisableClock
APB1ENR SPI3EN LL_APB1_GRP1_DisableClock
APB1ENR SPDIFRXEN LL_APB1_GRP1_DisableClock
APB1ENR USART2EN LL_APB1_GRP1_DisableClock
APB1ENR USART3EN LL_APB1_GRP1_DisableClock
APB1ENR UART4EN LL_APB1_GRP1_DisableClock
APB1ENR UART5EN LL_APB1_GRP1_DisableClock
APB1ENR I2C1EN LL_APB1_GRP1_DisableClock
APB1ENR I2C2EN LL_APB1_GRP1_DisableClock
APB1ENR I2C3EN LL_APB1_GRP1_DisableClock
APB1ENR FMPI2C1EN LL_APB1_GRP1_DisableClock
APB1ENR CAN1EN LL_APB1_GRP1_DisableClock
APB1ENR CAN2EN LL_APB1_GRP1_DisableClock
APB1ENR CAN3EN LL_APB1_GRP1_DisableClock
APB1ENR CECEN LL_APB1_GRP1_DisableClock
APB1ENR PWREN LL_APB1_GRP1_DisableClock
APB1ENR DACEN LL_APB1_GRP1_DisableClock
APB1ENR UART7EN LL_APB1_GRP1_DisableClock
APB1ENR UART8EN LL_APB1_GRP1_DisableClock
APB1ENR RTCAPBEN LL_APB1_GRP1_DisableClock. More...
 
__STATIC_INLINE void LL_APB1_GRP1_ForceReset (uint32_t Periphs)
 Force APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM3RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM4RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM5RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM6RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM7RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM12RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM13RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM14RST LL_APB1_GRP1_ForceReset
APB1RSTR LPTIM1RST LL_APB1_GRP1_ForceReset
APB1RSTR WWDGRST LL_APB1_GRP1_ForceReset
APB1RSTR SPI2RST LL_APB1_GRP1_ForceReset
APB1RSTR SPI3RST LL_APB1_GRP1_ForceReset
APB1RSTR SPDIFRXRST LL_APB1_GRP1_ForceReset
APB1RSTR USART2RST LL_APB1_GRP1_ForceReset
APB1RSTR USART3RST LL_APB1_GRP1_ForceReset
APB1RSTR UART4RST LL_APB1_GRP1_ForceReset
APB1RSTR UART5RST LL_APB1_GRP1_ForceReset
APB1RSTR I2C1RST LL_APB1_GRP1_ForceReset
APB1RSTR I2C2RST LL_APB1_GRP1_ForceReset
APB1RSTR I2C3RST LL_APB1_GRP1_ForceReset
APB1RSTR FMPI2C1RST LL_APB1_GRP1_ForceReset
APB1RSTR CAN1RST LL_APB1_GRP1_ForceReset
APB1RSTR CAN2RST LL_APB1_GRP1_ForceReset
APB1RSTR CAN3RST LL_APB1_GRP1_ForceReset
APB1RSTR CECRST LL_APB1_GRP1_ForceReset
APB1RSTR PWRRST LL_APB1_GRP1_ForceReset
APB1RSTR DACRST LL_APB1_GRP1_ForceReset
APB1RSTR UART7RST LL_APB1_GRP1_ForceReset
APB1RSTR UART8RST LL_APB1_GRP1_ForceReset. More...
 
__STATIC_INLINE void LL_APB1_GRP1_ReleaseReset (uint32_t Periphs)
 Release APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM4RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM5RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM6RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM7RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM12RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM13RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM14RST LL_APB1_GRP1_ReleaseReset
APB1RSTR LPTIM1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR WWDGRST LL_APB1_GRP1_ReleaseReset
APB1RSTR SPI2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR SPI3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR SPDIFRXRST LL_APB1_GRP1_ReleaseReset
APB1RSTR USART2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR USART3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART4RST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART5RST LL_APB1_GRP1_ReleaseReset
APB1RSTR I2C1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR I2C2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR I2C3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR FMPI2C1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CAN1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CAN2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CAN3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CECRST LL_APB1_GRP1_ReleaseReset
APB1RSTR PWRRST LL_APB1_GRP1_ReleaseReset
APB1RSTR DACRST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART7RST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART8RST LL_APB1_GRP1_ReleaseReset. More...
 
__STATIC_INLINE void LL_APB1_GRP1_EnableClockLowPower (uint32_t Periphs)
 Enable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM4LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM5LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM6LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM7LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM12LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM13LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM14LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR LPTIM1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR WWDGLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR SPI2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR SPI3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR USART2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR USART3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART4LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART5LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR I2C1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR I2C2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR I2C3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CAN1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CAN2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CAN3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CECLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR PWRLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR DACLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART7LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART8LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR RTCAPBLPEN LL_APB1_GRP1_EnableClockLowPower. More...
 
__STATIC_INLINE void LL_APB1_GRP1_DisableClockLowPower (uint32_t Periphs)
 Disable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM4LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM5LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM6LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM7LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM12LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM13LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM14LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR LPTIM1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR WWDGLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR SPI2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR SPI3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR USART2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR USART3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART4LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART5LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR I2C1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR I2C2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR I2C3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CAN1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CAN2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CAN3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CECLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR PWRLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR DACLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART7LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART8LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR RTCAPBLPEN LL_APB1_GRP1_DisableClockLowPower. More...
 

Detailed Description

Function Documentation

◆ LL_APB1_GRP1_DisableClock()

__STATIC_INLINE void LL_APB1_GRP1_DisableClock ( uint32_t  Periphs)

Disable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_DisableClock
APB1ENR TIM3EN LL_APB1_GRP1_DisableClock
APB1ENR TIM4EN LL_APB1_GRP1_DisableClock
APB1ENR TIM5EN LL_APB1_GRP1_DisableClock
APB1ENR TIM6EN LL_APB1_GRP1_DisableClock
APB1ENR TIM7EN LL_APB1_GRP1_DisableClock
APB1ENR TIM12EN LL_APB1_GRP1_DisableClock
APB1ENR TIM13EN LL_APB1_GRP1_DisableClock
APB1ENR TIM14EN LL_APB1_GRP1_DisableClock
APB1ENR LPTIM1EN LL_APB1_GRP1_DisableClock
APB1ENR WWDGEN LL_APB1_GRP1_DisableClock
APB1ENR SPI2EN LL_APB1_GRP1_DisableClock
APB1ENR SPI3EN LL_APB1_GRP1_DisableClock
APB1ENR SPDIFRXEN LL_APB1_GRP1_DisableClock
APB1ENR USART2EN LL_APB1_GRP1_DisableClock
APB1ENR USART3EN LL_APB1_GRP1_DisableClock
APB1ENR UART4EN LL_APB1_GRP1_DisableClock
APB1ENR UART5EN LL_APB1_GRP1_DisableClock
APB1ENR I2C1EN LL_APB1_GRP1_DisableClock
APB1ENR I2C2EN LL_APB1_GRP1_DisableClock
APB1ENR I2C3EN LL_APB1_GRP1_DisableClock
APB1ENR FMPI2C1EN LL_APB1_GRP1_DisableClock
APB1ENR CAN1EN LL_APB1_GRP1_DisableClock
APB1ENR CAN2EN LL_APB1_GRP1_DisableClock
APB1ENR CAN3EN LL_APB1_GRP1_DisableClock
APB1ENR CECEN LL_APB1_GRP1_DisableClock
APB1ENR PWREN LL_APB1_GRP1_DisableClock
APB1ENR DACEN LL_APB1_GRP1_DisableClock
APB1ENR UART7EN LL_APB1_GRP1_DisableClock
APB1ENR UART8EN LL_APB1_GRP1_DisableClock
APB1ENR RTCAPBEN LL_APB1_GRP1_DisableClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
  • LL_APB1_GRP1_PERIPH_RTCAPB (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1337 of file stm32f4xx_ll_bus.h.

◆ LL_APB1_GRP1_DisableClockLowPower()

__STATIC_INLINE void LL_APB1_GRP1_DisableClockLowPower ( uint32_t  Periphs)

Disable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM4LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM5LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM6LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM7LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM12LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM13LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR TIM14LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR LPTIM1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR WWDGLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR SPI2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR SPI3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR USART2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR USART3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART4LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART5LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR I2C1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR I2C2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR I2C3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CAN1LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CAN2LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CAN3LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR CECLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR PWRLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR DACLPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART7LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR UART8LPEN LL_APB1_GRP1_DisableClockLowPower
APB1LPENR RTCAPBLPEN LL_APB1_GRP1_DisableClockLowPower.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
  • LL_APB1_GRP1_PERIPH_RTCAPB (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1633 of file stm32f4xx_ll_bus.h.

◆ LL_APB1_GRP1_EnableClock()

__STATIC_INLINE void LL_APB1_GRP1_EnableClock ( uint32_t  Periphs)

Enable APB1 peripherals clock. @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_EnableClock
APB1ENR TIM3EN LL_APB1_GRP1_EnableClock
APB1ENR TIM4EN LL_APB1_GRP1_EnableClock
APB1ENR TIM5EN LL_APB1_GRP1_EnableClock
APB1ENR TIM6EN LL_APB1_GRP1_EnableClock
APB1ENR TIM7EN LL_APB1_GRP1_EnableClock
APB1ENR TIM12EN LL_APB1_GRP1_EnableClock
APB1ENR TIM13EN LL_APB1_GRP1_EnableClock
APB1ENR TIM14EN LL_APB1_GRP1_EnableClock
APB1ENR LPTIM1EN LL_APB1_GRP1_EnableClock
APB1ENR WWDGEN LL_APB1_GRP1_EnableClock
APB1ENR SPI2EN LL_APB1_GRP1_EnableClock
APB1ENR SPI3EN LL_APB1_GRP1_EnableClock
APB1ENR SPDIFRXEN LL_APB1_GRP1_EnableClock
APB1ENR USART2EN LL_APB1_GRP1_EnableClock
APB1ENR USART3EN LL_APB1_GRP1_EnableClock
APB1ENR UART4EN LL_APB1_GRP1_EnableClock
APB1ENR UART5EN LL_APB1_GRP1_EnableClock
APB1ENR I2C1EN LL_APB1_GRP1_EnableClock
APB1ENR I2C2EN LL_APB1_GRP1_EnableClock
APB1ENR I2C3EN LL_APB1_GRP1_EnableClock
APB1ENR FMPI2C1EN LL_APB1_GRP1_EnableClock
APB1ENR CAN1EN LL_APB1_GRP1_EnableClock
APB1ENR CAN2EN LL_APB1_GRP1_EnableClock
APB1ENR CAN3EN LL_APB1_GRP1_EnableClock
APB1ENR CECEN LL_APB1_GRP1_EnableClock
APB1ENR PWREN LL_APB1_GRP1_EnableClock
APB1ENR DACEN LL_APB1_GRP1_EnableClock
APB1ENR UART7EN LL_APB1_GRP1_EnableClock
APB1ENR UART8EN LL_APB1_GRP1_EnableClock
APB1ENR RTCAPBEN LL_APB1_GRP1_EnableClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
  • LL_APB1_GRP1_PERIPH_RTCAPB (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1185 of file stm32f4xx_ll_bus.h.

◆ LL_APB1_GRP1_EnableClockLowPower()

__STATIC_INLINE void LL_APB1_GRP1_EnableClockLowPower ( uint32_t  Periphs)

Enable APB1 peripheral clocks in low-power mode @rmtoll APB1LPENR TIM2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM4LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM5LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM6LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM7LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM12LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM13LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR TIM14LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR LPTIM1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR WWDGLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR SPI2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR SPI3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR SPDIFRXLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR USART2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR USART3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART4LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART5LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR I2C1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR I2C2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR I2C3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR FMPI2C1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CAN1LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CAN2LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CAN3LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR CECLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR PWRLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR DACLPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART7LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR UART8LPEN LL_APB1_GRP1_EnableClockLowPower
APB1LPENR RTCAPBLPEN LL_APB1_GRP1_EnableClockLowPower.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
  • LL_APB1_GRP1_PERIPH_RTCAPB (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1555 of file stm32f4xx_ll_bus.h.

◆ LL_APB1_GRP1_ForceReset()

__STATIC_INLINE void LL_APB1_GRP1_ForceReset ( uint32_t  Periphs)

Force APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM3RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM4RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM5RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM6RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM7RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM12RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM13RST LL_APB1_GRP1_ForceReset
APB1RSTR TIM14RST LL_APB1_GRP1_ForceReset
APB1RSTR LPTIM1RST LL_APB1_GRP1_ForceReset
APB1RSTR WWDGRST LL_APB1_GRP1_ForceReset
APB1RSTR SPI2RST LL_APB1_GRP1_ForceReset
APB1RSTR SPI3RST LL_APB1_GRP1_ForceReset
APB1RSTR SPDIFRXRST LL_APB1_GRP1_ForceReset
APB1RSTR USART2RST LL_APB1_GRP1_ForceReset
APB1RSTR USART3RST LL_APB1_GRP1_ForceReset
APB1RSTR UART4RST LL_APB1_GRP1_ForceReset
APB1RSTR UART5RST LL_APB1_GRP1_ForceReset
APB1RSTR I2C1RST LL_APB1_GRP1_ForceReset
APB1RSTR I2C2RST LL_APB1_GRP1_ForceReset
APB1RSTR I2C3RST LL_APB1_GRP1_ForceReset
APB1RSTR FMPI2C1RST LL_APB1_GRP1_ForceReset
APB1RSTR CAN1RST LL_APB1_GRP1_ForceReset
APB1RSTR CAN2RST LL_APB1_GRP1_ForceReset
APB1RSTR CAN3RST LL_APB1_GRP1_ForceReset
APB1RSTR CECRST LL_APB1_GRP1_ForceReset
APB1RSTR PWRRST LL_APB1_GRP1_ForceReset
APB1RSTR DACRST LL_APB1_GRP1_ForceReset
APB1RSTR UART7RST LL_APB1_GRP1_ForceReset
APB1RSTR UART8RST LL_APB1_GRP1_ForceReset.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1409 of file stm32f4xx_ll_bus.h.

◆ LL_APB1_GRP1_IsEnabledClock()

__STATIC_INLINE uint32_t LL_APB1_GRP1_IsEnabledClock ( uint32_t  Periphs)

Check if APB1 peripheral clock is enabled or not @rmtoll APB1ENR TIM2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM4EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM5EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM6EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM7EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM12EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM13EN LL_APB1_GRP1_IsEnabledClock
APB1ENR TIM14EN LL_APB1_GRP1_IsEnabledClock
APB1ENR LPTIM1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR WWDGEN LL_APB1_GRP1_IsEnabledClock
APB1ENR SPI2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR SPI3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR SPDIFRXEN LL_APB1_GRP1_IsEnabledClock
APB1ENR USART2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR USART3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART4EN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART5EN LL_APB1_GRP1_IsEnabledClock
APB1ENR I2C1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR I2C2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR I2C3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR FMPI2C1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CAN1EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CAN2EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CAN3EN LL_APB1_GRP1_IsEnabledClock
APB1ENR CECEN LL_APB1_GRP1_IsEnabledClock
APB1ENR PWREN LL_APB1_GRP1_IsEnabledClock
APB1ENR DACEN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART7EN LL_APB1_GRP1_IsEnabledClock
APB1ENR UART8EN LL_APB1_GRP1_IsEnabledClock
APB1ENR RTCAPBEN LL_APB1_GRP1_IsEnabledClock.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
  • LL_APB1_GRP1_PERIPH_RTCAPB (*)
(*) value not defined in all devices.
Return values
Stateof Periphs (1 or 0).

Definition at line 1263 of file stm32f4xx_ll_bus.h.

◆ LL_APB1_GRP1_ReleaseReset()

__STATIC_INLINE void LL_APB1_GRP1_ReleaseReset ( uint32_t  Periphs)

Release APB1 peripherals reset. @rmtoll APB1RSTR TIM2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM4RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM5RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM6RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM7RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM12RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM13RST LL_APB1_GRP1_ReleaseReset
APB1RSTR TIM14RST LL_APB1_GRP1_ReleaseReset
APB1RSTR LPTIM1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR WWDGRST LL_APB1_GRP1_ReleaseReset
APB1RSTR SPI2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR SPI3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR SPDIFRXRST LL_APB1_GRP1_ReleaseReset
APB1RSTR USART2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR USART3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART4RST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART5RST LL_APB1_GRP1_ReleaseReset
APB1RSTR I2C1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR I2C2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR I2C3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR FMPI2C1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CAN1RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CAN2RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CAN3RST LL_APB1_GRP1_ReleaseReset
APB1RSTR CECRST LL_APB1_GRP1_ReleaseReset
APB1RSTR PWRRST LL_APB1_GRP1_ReleaseReset
APB1RSTR DACRST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART7RST LL_APB1_GRP1_ReleaseReset
APB1RSTR UART8RST LL_APB1_GRP1_ReleaseReset.

Parameters
PeriphsThis parameter can be a combination of the following values:
  • LL_APB1_GRP1_PERIPH_TIM2 (*)
  • LL_APB1_GRP1_PERIPH_TIM3 (*)
  • LL_APB1_GRP1_PERIPH_TIM4 (*)
  • LL_APB1_GRP1_PERIPH_TIM5
  • LL_APB1_GRP1_PERIPH_TIM6 (*)
  • LL_APB1_GRP1_PERIPH_TIM7 (*)
  • LL_APB1_GRP1_PERIPH_TIM12 (*)
  • LL_APB1_GRP1_PERIPH_TIM13 (*)
  • LL_APB1_GRP1_PERIPH_TIM14 (*)
  • LL_APB1_GRP1_PERIPH_LPTIM1 (*)
  • LL_APB1_GRP1_PERIPH_WWDG
  • LL_APB1_GRP1_PERIPH_SPI2 (*)
  • LL_APB1_GRP1_PERIPH_SPI3 (*)
  • LL_APB1_GRP1_PERIPH_SPDIFRX (*)
  • LL_APB1_GRP1_PERIPH_USART2
  • LL_APB1_GRP1_PERIPH_USART3 (*)
  • LL_APB1_GRP1_PERIPH_UART4 (*)
  • LL_APB1_GRP1_PERIPH_UART5 (*)
  • LL_APB1_GRP1_PERIPH_I2C1
  • LL_APB1_GRP1_PERIPH_I2C2
  • LL_APB1_GRP1_PERIPH_I2C3 (*)
  • LL_APB1_GRP1_PERIPH_FMPI2C1 (*)
  • LL_APB1_GRP1_PERIPH_CAN1 (*)
  • LL_APB1_GRP1_PERIPH_CAN2 (*)
  • LL_APB1_GRP1_PERIPH_CAN3 (*)
  • LL_APB1_GRP1_PERIPH_CEC (*)
  • LL_APB1_GRP1_PERIPH_PWR
  • LL_APB1_GRP1_PERIPH_DAC1 (*)
  • LL_APB1_GRP1_PERIPH_UART7 (*)
  • LL_APB1_GRP1_PERIPH_UART8 (*)
(*) value not defined in all devices.
Return values
None

Definition at line 1481 of file stm32f4xx_ll_bus.h.